blob: d19fda06c55c6c85ddc852125973a0b47694ebc0 [file] [log] [blame]
Tom Warren52ef43b2014-01-24 12:46:15 -07001/*
2 * (C) Copyright 2013
3 * NVIDIA Corporation <www.nvidia.com>
4 *
5 * SPDX-License-Identifier: GPL-2.0+
6 */
7
8/* Tegra124 high-level function multiplexing */
9
10#include <common.h>
11#include <asm/arch/clock.h>
12#include <asm/arch/funcmux.h>
13#include <asm/arch/pinmux.h>
14
15int funcmux_select(enum periph_id id, int config)
16{
17 int bad_config = config != FUNCMUX_DEFAULT;
18
19 switch (id) {
20 case PERIPH_ID_UART4:
21 switch (config) {
22 case FUNCMUX_UART4_GPIO: /* TXD,RXD,CTS,RTS */
23 pinmux_set_func(PINGRP_GPIO_PJ7, PMUX_FUNC_UARTD);
24 pinmux_set_func(PINGRP_GPIO_PB0, PMUX_FUNC_UARTD);
25 pinmux_set_func(PINGRP_GPIO_PB1, PMUX_FUNC_UARTD);
26 pinmux_set_func(PINGRP_GPIO_PK7, PMUX_FUNC_UARTD);
27
28 pinmux_set_io(PINGRP_GPIO_PJ7, PMUX_PIN_OUTPUT);
29 pinmux_set_io(PINGRP_GPIO_PB0, PMUX_PIN_INPUT);
30 pinmux_set_io(PINGRP_GPIO_PB1, PMUX_PIN_INPUT);
31 pinmux_set_io(PINGRP_GPIO_PK7, PMUX_PIN_OUTPUT);
32
33 pinmux_tristate_disable(PINGRP_GPIO_PJ7);
34 pinmux_tristate_disable(PINGRP_GPIO_PB0);
35 pinmux_tristate_disable(PINGRP_GPIO_PB1);
36 pinmux_tristate_disable(PINGRP_GPIO_PK7);
37 break;
38 }
39 break;
40
41 case PERIPH_ID_UART1:
42 switch (config) {
43 case FUNCMUX_UART1_KBC:
44 pinmux_set_func(PINGRP_KB_ROW9, PMUX_FUNC_UARTA);
45 pinmux_set_func(PINGRP_KB_ROW10, PMUX_FUNC_UARTA);
46
47 pinmux_set_io(PINGRP_KB_ROW9, PMUX_PIN_OUTPUT);
48 pinmux_set_io(PINGRP_KB_ROW10, PMUX_PIN_INPUT);
49
50 pinmux_tristate_disable(PINGRP_KB_ROW9);
51 pinmux_tristate_disable(PINGRP_KB_ROW10);
52 break;
53 }
54 break;
55
56 /* Add other periph IDs here as needed */
57
58 default:
59 debug("%s: invalid periph_id %d", __func__, id);
60 return -1;
61 }
62
63 if (bad_config) {
64 debug("%s: invalid config %d for periph_id %d", __func__,
65 config, id);
66 return -1;
67 }
68 return 0;
69}